DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

6252588

Basic Patent (No, Kind, Date): EP 239958 A2 19871007 <No. of Patents: 008>

THIN FILM SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING

THE SAME (English)

Patent Assignee: HITACHI LTD (JP)

Author(Inventor): KONISHI NOBUTAKE; HOSOKAWA YOSHIKAZU; MIMURA AKIO; SUZUKI TAKAYA; OHWADA JUN-ICHI; KAWAKAMI HIDEAKI; MIYATA KENJI

Designated States: (National) CH; DE; ES; FR; GB; IT; LI; NL; SE

IPC: *H01L-027/13; G02F-001/133 Derwent WPI Acc No: *C 87-279325;

Language of Document: English

Patent Family:

Patent No	Kind :	Date A	Applic No	Kind	Date		
DE 3786031	CO	19930708	EP 87	104622	Α	19870327	
DE 3786031	T2	19940105	EP 871	104622	Α	19870327	
EP 239958	A2	19871007	EP 871	.04622	Α	19870327	(BASIC)
EP 239958	A3	19891102	EP 871	04622	Α	19870327	
EP 239958	B1	19930602	EP 871	04622	Α	19870327	
JP 62229873	A2	19871008	JP 8669	9818	Α	19860329	
JP 93077303	B4	19931026	JP 8669	818	Α	19860329	
US 4942441	Α	19900717	US 306	523	Α	19870327	

Priority Data (No,Kind,Date):

JP 8669818 A 19860329

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02312973

Image available

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

62-229873 [JP 62229873 A]

PUBLISHED:

October 08, 1987 (19871008)

INVENTOR(s): KONISHI NOBUTAKE

HOSOKAWA YOSHIKAZU

MIMURA AKIO SUZUKI TAKAYA OWADA JUNICHI KAWAKAMI HIDEAKI

MIYATA KENJI

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

61-069818 [JP 8669818]

FILED:

March 29, 1986 (19860329)

INTL CLASS:

[4] H01L-027/12; H01L-027/08; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 594, Vol. 12, No. 99, Pg. 45, March

31, 1988 (19880331)

ABSTRACT

PURPOSE: To decrease the number of photolithography processes and to imple ment costdown, by simultaneously forming drains and sources for an N-MOS. TFT and a P-MOS.TFT for forming a C-MOS.

CONSTITUTION: On a glass substrate 1, polysilicon island regions 2 and 20 comprising I layer or an N(sup -) layer are formed. A drain electrode 12 and a source electrode 13 are formed on the side of an N-MOS element comprising polysilicon. An SiO(sub 2) film and a polysilicon film are provided, and etching is performed. Gate insulating films 14 and 140 and gate electrodes 15 and 150 for N-MOS and P-MOS are formed. A platinum film 16 is heat-treated. Silicide layers 17,18 and 19 on the side of the N-MOS are in ohmic contact with electrodes 12,13 and 15. A silicide layer 170 in the drain region of the P-MOS and a silicide layer 180 in the source region thereof form a Schottky junction with the polysilicon region 20. A silicide layer 190 is in ohmic contact with the electrode 150. Then, a PSG film 9 and a wiring pattern 10 are formed.

⑲ 日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭62-229873

@Int.Cl.1	識別記号	庁内整理番号		❸公開	昭和62年(1987)10月8日	
H 01 L 27/12 27/08 29/78	1 0 2	75145F 77355F 84225F	審査請求	未請求	発明の数 1 (全8頁)	

母発明の名称 薄膜半導体装置の製造方法

②特 願 昭61-69818

❷出 願 昭61(1986)3月29日

砂発	明	者	小 西	信 武	日立市久慈町4026番地	株式会社日立製作所日立研究所内
仭発	鄋	者	細川	義和	日立市久慈町4026番地	株式会社日立製作所日立研究所内
⑫発	明	者	三村	秋 男	日立市久慈町4026番地	株式会社日立製作所日立研究所内
②発	眀	者	鈴 木	誉 也	日立市久慈町4026番地	株式会社日立製作所日立研究所内
②発	明	者	大 和 田	淳 一	日立市久慈町4026番地	株式会社日立製作所日立研究所内
⑫発	眀	者	川上	英 昭	日立市久慈町4026番地	株式会社日立製作所日立研究所内
⑫発	明	者	宮 田	健 治	日立市久慈町4026番地	株式会社日立製作所日立研究所内
砂出	顖	人	株式会社日	立製作所	東京都千代田区神田駿河	
②代	理	人	弁理士 武	題次郎	外1名	-

明 細 藩

1. 発明の名称

海膜半導体装置の製造方法

- 2. 特許請求の範囲
- 同一基体上に形成されたC-MOS構成の導 膜電界効果トランジスタからなる薄膜半導体装 雌の製造方法において、上配基体上に互に対を なす複数の真性半導体領域、取いは低濃度a⁻領 域の少くとも一方として形成された領域をそれ ぞれ蓋板部分とし、これら対をなす蓋板部分の 一方にだけ口+脂からたるソース領域とドレイン 領域とを形成させる工程と、これら一方の基板 部分を含む全ての基板部分の表面に共通に金属 層を形成する工程の少くとも2工程を設け、該 金属層を上記一方の基板部分では上配n⁺層から 。たるソース領域とドレイン領域に対するコンタ クト層として、そして上配一方の基板部分と対 をなす他方の基本部分ではショット中接合によ るソース領域とドレイン領域としてそれぞれ機 能するように構成したことを特徴とする薄膜半

導体装置の製造方法。

- 2 特許額求の範囲第1項において、上記金貨層が金銭シリサイド層から成り、かつ、この層の厚さを上記 n⁺ソース領域及び a⁺ドレイン領域の厚さより得く形成したことを特徴とする存膜半導体候業の製造方法。
- 3. 発明の詳細な説明
 - 〔産業上の利用分野〕

本発明は、C-MOS構造をもつた移膜電界効果トランジスタの製造方法に係り、特にアクティブマトリクス方式の液晶デイスプレイパネルに好適な海膜半導体装置の製造方法に関する。

〔従来の技術〕

近年、小型のテレビジョン受像根、或いは懸掛け型のテレビジョン受像機などのディスプレイ袋 健として改品ディスプレイバネルが注目を集める ようになつてきているが、この被品ディスプレイ

特開昭62-229873 (2)

パネルとしては、p-MOS又はn-MOSの海膜電界効果トランジスタ(TFTという)を液晶 動用スイッチング業子として組込んだ、いわゆる アクティブマトリクス(以下、AMXという)方 式のものが、主として使用される。

ところで、このような液晶デイスプレイパネル (以下、LCDパネルという)の駆動には、シフトレジスタ、マトリクス回路、インパータ回路な との各種の樹辺回路を必要とするが、これらの周 辺回路をLCDパネルに内蔵することができれば、 大幅なコストダウンが可能になる。

しかして、このような脳辺回路の一部には、その構成にC-MOS構造のTFTを必要とし、このため、p-MOS・TFTを必要とし、このため、p-MOS・TFTを同時に作り込む必要があり、従つて、これをAMX方式のLCDバネルに内蔵させようとすると、その製造プロセスが多くなり、コストアップの大きを要因となつてしまう。つまり、AMX方式のLCDバネルに必要なスイッチング案子としては、上述のようにp-MOS或いはn-MOSの一方

となる SiO. 膜及び ゲート電極となるポリシリコ ンPSiをデポジションした後、同図(c)に示すよ うに、ホトレジスト版をマスクとしたドライエッ チング技術によりゲート倒坡以外を除去し、ゲー ト 絶 練 膜 3 , 30 及 び ゲート 電 極 4 , 40 を 形 成 す る。 次いでn - MOSを形成するために、同図(d)に示 すように、ローMOS側となる方の領域20だけを ホトレジスト膜 100 で限つた後、リンをイオン打 込みして同図(e)のように、n⁺膳のドレイン 5、ソ ース 6 を形成した後、p - M O S 何のホトレジス ト膜 100 を除去する。との後、同図(f)に示すよう 化、今度はn-MOS側となる領域2全体をホト レジスト膜 101 で復つた後、ポロンをイオン打込 みして何図図に示すように、p⁺層のドレイン1. ソース8を形成する。との後、ホトレジスト膜 101 を飲去し、イオン打込みされた層 5~8を括 性化するために 500~1000℃ で熱処理する。次に、 同凶(h) に示すように、 P S G 膜 9 を クエハ 全面 に デポジションした後、配服のためのスルホール90 を設け、ついで、同凶川に示すように、起展形金

のTFTだけでよいのにもかかわらず、これに上記の周辺回路を内蔵させるためには、p-MOS とn-MOSの両方のTFTの組込みが必要にな つて、ホトマスク数とブロセス数の増加が落しく なつてしまうのである。

ことで、上記した周辺回路に必要な C-MOS・TFTについて説明すると、これは、例えば第 6 図に示すよう なインバータ回路に使用されるもので、pと nの MOS・TFTのゲートを共通に接続して入力端子 Vin とし、これらのドレインを共通にして出力端子 Vout としたものである。

次に、このようなインパータ回路を、ポリシリコン(多結晶シリコンのこと)を用いて実現させたC-MOS・TFTの製造方法の従来例を第7 図によつて説明する。

まず、第7図(a) に示すように、絶縁基板1上にポリシリコンを所定の厚さに成長させ、これをホトレジスト膜を用いたエッチングにより島状の一対のポリシリコン領域2,20を形成する。

次に、何図(10)に示すように、将来ゲート絶縁膜

風として例えば A4 - Si 膜 10 を スパッタリングし て配線パターンを形成する。

ここで、第7図の(j)は、同図(j)の工程を終つた ところでの平面図である。まお、これらの図において、符号4'及び 40' は、それぞれゲート電極 4. 40の一部で、リン又はボロンがイオン打込みされ た部分を扱わしている。

以上のほか、本発明に関連する従来例としては、 特開出 5 8 - 1 8 2 8 7 1 号公報に配載のものを挙 げることができる。

[発明が解決しようとする問題点]

上記従来例のようにして、C-MOS・TをTによるインパータ回路が構築できるが、これに必要なホトマスク数は6枚である。

そこで、これをAMX方式のLCDパネルに内蔵させようとすると、LCDパネル自体としては、さらに透明電極の形成を要するから、ホトマスク数が1~2枚退加になる。

上記したように、 A M X 方式のLCDパネルと してだけなら、 p 型又は n 型の一方のTFTだけ でよいのであるから、これに従来例のようにして C-MOS・TFTからなる周辺回路を内蔵させ ると、ホトマスク数が2~3枚増え、これにより プロセス数も増加してしまう。

従つて、従来技術では、AMX方式のLCDパ オルに周辺回路を内蔵させることによるコストダ ウンが充分に得られないという問題点があつた。

本発明の目的は、上記従来例の問題点に充分に 対処でき、AMX方式のLCDパネルに適用する ことにより、それに対する周辺回路内蔵に伴うコ ストダクンが充分に得られるようにした神膜半導 体装置の製造方法を提供することにある。

[問題点を解決するための手段]

本発明によれば、上記問題点は、C-MOSを形成すべきn-MOS・TFTのうち、前者のソース・ドレインの両領域に対してコンタクト膜となるように設けた金属層が、同時に後者に対してはショットキ級合によるソースとドレインの両領域の形成にあずかるようにすることにより解決される。

とたるロ⁺層11を全面にデポジションする。このロ⁺ 層目はアモルファスでもポリシリコン層でも良い。 次いで、同図(c)に示すように。ホトレジスト展を 用いてn-MOS米子側のドレイン電極12及びソ - ス電極13となる部分だけを供し、その他の部分 のの一般11を全面除去する。次に、同図(d)に示すよ うに、 科米ゲート 絶縁 膜となる SiO。 腹 14。 140 を低圧CVD法。ブラズマCVD法あるいは低温 悪酸化法などの方法で約 1000~ 1500 Åの 厚さん 形成した後、ゲート電極となるアモルファスシリ コン若しくはポリシリコン腹を高温度で膜厚約 500Åにデポジションし、ホトレジスト腱をマス クとして、ドライエツチング技術により、αー MOS及びp-MUSのゲート傾映とたる部分だ けを強し、それ以外の部分を除去してa-MOS 及びp-MUSのゲート絶縁原14、 140 及びゲー ト電板15、 150 を形成する。次に、同図(e)に示す ように、日金版16を500Å程度スパッタリング法 でデポジションした後、酸素あるいは水梁中で 450~ 550℃ の熱処理を施して同図(1)に示すよう

〔作 用〕

n-MOS・TFT領域におけるコンタクト層の形成と、p-MOS・TFT領域でのソースとドレインの両領域の形成とが同一プロセスとなり、ホトマスク数とブロセス数の増加が抑えられる。
「実施例」

以下、本発明による複膜半導体装置の製造方法について、図示の実施例により詳細に説明する。 第1回は本発明の一実施例を示す説明図で、第

7 図の従来例と同一もしくは何等の部分には同じ符号を付してある。

との第1図の実施例は、一般的なC MOSインパータ回路を実現するためのC - MOS・TFTとしてポリシリコンを使つた場合のT F Tの疑断面をブロセスの脳に示したもので、まず、最初に別1図(a)に示すように、ガラスの基板1に1層では「層のポリシリコンを成長させた後、ホトレジスト膜を用いてとれを島状にエッチングし、対になった領域2.20を形成する。次に、同図(b)に示すように、将来n-MOSのソース及びトレイン

に、シリサイド個17. 18、19、170、180、190 を形成する。この場合、ゲート絶縁腹14、 140 の 便面以外はアモルファスシリコンあるいはポリシ リコンで獲われているので、これらの部分はすべ てシリサイド層になる。このとき、n-MOS側 でのシリサイド暦17、18は、高濃度のa⁺層からな るドレイン単極12。ソース電極13に接しているの で、とれらに対してオーミック接触となり、同様 にゲート電極15に対してもアモルファス又はポリ シリコン脂が高濃度でデポジションされているか らオーミック接触となる。一方、p-MOS側で のドレイン領域のシリサイド層 170 及びソース領 域のシリサイド暦 180 はポリシリコン領域20が i 眉または『雁であるから、それに対してはジョッ ト中級合を形成し、ゲート電極 150 に対しては15 と同様オーミック接触となる。次に、何図図に示 すように、PSG鰒9をウエハ金面にデポジショ ンした後、丘般のためのスルホール90を形成する。 たお、 PS 4 膜とはリン硅酸ガラス膜のことであ る。このあと、同図山に示すように、配線用金銭

特開昭62-229873 (4)

として例えば AL-Si をスパッタリングして配線パターン10を形成する。ここで、同図(i) は上記した図(b) の平面図であり、第2図は第1図(f) のローMOS 倒の斜視図、第3図は同じく第1図(f)の p-MOS 側の斜視図である。

以上の工程でC-MOS・TFTで構成したインパータ回路が構築されるが、これに必要なホトマスク数は5枚である。

従つて、この実施例によれば、従来例と比較してマスク数を1枚減らすことができる。

しかして、このインバータ回路をAMX方式のLCDパネルに内蔵するときは、AMXとしてはさらに透明電極が必要であるから、ホトマスク数は1~2枚追加される場合があるが、この実施例によれば、pーMOS側をショット中接合としているので、AMX用のTFTとしてローMOS・TFTを採用するようにしてやれば、CーMOS・TFTによるインバータ回路を内蔵させたことによるホトマスク数やブロセス数の増加はたく、同じ数にすることができる。

- まず、第5図(a)に示すように、ガラスの基板1 た Cr 等の金属を全面に蒸灌あるいはスパッタリン グ法で形成した後、ホトエッチングにより一対の ゲート電極パターン19、190を形成する。次に、 同図(b)に示すように、まず、全面にゲート絶級膜 となる SiO, あるいは SiNx 20を形成し、ついで、 その上にi 層叉はn 層のポリシリコン層 PS。さ られn⁺層のアモルフアス又はポリシリコン層 PSn⁺ を顧次形成した後、同図(c)に示すように、ホトレ シスト膜を用いて島状にエンチングし、それぞれ の暦 21. 210. 22. 220 を形成する。次に、同図 (d)に示すように、n-MOS集子側のドレイン23 及びソース24部分だけを残し、それ以外の部分の o⁺ 暦をホトレジスト膜を用いて全面除去する。 次いで、阿図にたデオように、 SiO, 等の絶敏度 を全面につけた後、ドレイン。ソース領域上の SiO』を選択的に除去して層25, 250を形成する。 次に、问図(1)に示すように、その上に白金25を 500Å 程度つけ、ついで同図(g)に示すように、無 処理してシリサイド層27,28,29,30を形成する。

第4図は以上の実施例により形成した C-MOS
・TドTの、π-MOSとp-MOSのそれぞれの
TドT単体の特性を、ソース・ドレイン間の電圧
Vos を5 V としたときのドレイン電流 Ioとゲート
電圧Voの関係を実測した結果である。

この部 4 図から明らかなように、上配実施例に よれば、 Va = ± 20 V と Va = 0 のときの Ia の比、 いわゆるオンオフ電流比は u - M O S T F T でも p - M O S T F T でもいずれも 5 桁以上あり、 液 晶を搭載したディスプレイ用 A M X の T F T とし て十分前足する細葉が得られた。

次に、第5図により本発明の他の一実施例について説明する。

上記した第1図の実施例は、いわゆるコブラナー(coplanar)形下下でと呼ばれるものに通用したものであるのに対して、この第5図の実施例は、ゲート電極と、ドレイン、ソース電極が互に架子の反対の主殺面にある、いわゆる逆スタガ(in-verted-stagger)形下下でと呼ばれるものに適用した実施例である。

次に、同図(h) に示すように、PSG膜31をウェハ 全面にデポジションした後、配線のためのスルホ ール 310 を形成し、その後、同図(i) に示すように、 配線用金属32として AL - Si 等をスパッタリング してパターンを形成する。

との実施例によれば、トレイン、ソース近傍の 構造は第1図の実施例と同様であるが、遊スタガ 構造のメリットであるゲート絶験膜辺。1個のポ リッリコン21及び n⁺ 暦 22を連続して形成すること が可能であるため、TFTのオン特性の性能を左 右するゲート絶縁膜20とポリシリコン21、210の 結晶界面、及びオフ特性の性能を左右するポリシ リコン21と n⁺ アモルファスあるいは n⁺ ポリシリコ ン23、24との設合形成を良好なものにできるとい

特開昭62-229873 (5)

うメリットがある。 `

なお、以上の実施例では、いずれもシリサイド 陸を配線に用いているため、耐薬品性に使れ、後 工程での製造歩留りの向上が期待でき、AMX方 式のLCDパネルの高信頼化も期待できる。

同様に、以上の実施例では、白金によるシリサイド層を用いているが、本発明はこれに限らず実施可能で、とにかくa⁺層に対してはオーミック接触、i 層又はa⁻層に対してはショットキ接合を作るものならどのようなシリサイドでもよく、或いは金銭を用いてもよいのはいうまでもない。

[発明の効果]

以上説明したように、本発明によれば、n-MOS・TFTのドレイン、ソースに対する配融と、p-MOS・TFTに対するドレイン、ソースの形成を向時に行なうととができるから、従来技術の問題点に充分に対処でき、AMX方式のLCDパネルに適用して高性能化とローコスト化に充分に寄与することができる。すなわち、一般に、AMX方式のLCDパネルの製造に必要なホトリソ

工程数は4~6回と営われており、通常のICなどの製造工程と比較した場合、それらの1/3~1/4程度とあまり多くない。


従つて、ホトリン工程数の減小はたとえ1工程 の減小でもコストダウンに大きく寄与し、このた め、本発明によるコストダウン効果も充分なもの を期待することができる。

4. 図面の簡単な説明


第1図は本発明による薄膜半導体装置の製造方法の一実施例を示すプロセス説明図。第2図及び第3図はそれぞれ第1図のプロセスの一部における半導体気子の状態を示す一部断面による斜視図。第4図は本発明の一実施例による半導体装置の特性図、第5図は本発明の他の一実施例の説明図。 第6図はC-MOS・TFTによるインパータ回路の一例を示す回路図、第7図は従来例のプロセス説明図である。

140 …… ゲート絶殺棋、15、150 …… ゲート電極。17~19、170~190 …… シリサイド層。


代理人 弁理十 武 超次即(外1名




特開昭62-229873 (6)




第2図




第3図




第4図




特開昭62-229873 (ア)





第 6 図



特開昭62-229873 (8)

